GERAÇÃO AUTOMÁTICA DE HARDWARE CONCORRENTE VERIFICADO
Métodos Formais. CSP. VHDL. Geração de Código.
A complexidade de desenvolvimento e análise é inerente a sistemas de modo geral, principalmente a sistemas concorrentes. Quando trabalhamos com sistemas críticos isso se torna bem mais evidente, pois uma inconsistência geralmente está associada a um alto custo. Assim, o quanto antes conseguirmos identificar uma inconsistência no projeto de um sistema e removê-la, menor será seu custo. Por este motivo, é comum a utilização das mais variadas estratégias para diminuir a dificuldade e os problemas enfrentados neste processo. Uma dessas estratégias é a utilização de métodos formais, que podem utilizar álgebra de processos para especificação e análise de sistemas concorrentes, melhorando a compreensão do projeto e possibilitando a identificação de possíveis inconsistências ainda nas etapas iniciais do projeto, garantindo a precisão e correção do sistema especificado.
Este trabalho apresenta uma proposta de tradução dos operadores da álgebra de processo CSP para a linguagem de descrição de hardware VHDL. CSP é uma linguagem que nos permite realizar uma descrição formal de um sistema concorrente. VHDL é uma linguagem de descrição de hardware que pode ser compilado em uma placa de FPGA.