Proposta de uma arquitetura adaptativa de granularidade grossa com modelo de interconexão baseado em rede em chip
arquitetura adaptativa, modelo de interconexão, mapeamento, rede-em-chip, paralelismo, granularidade grossa
Arquiteturas adaptativas aceleradoras de granularidade grossa têm sido propostas como uma solução capaz de oferecer, ao mesmo tempo, flexibilidade e desempenho. No entanto, um dos principais desafios desse tipo de arquitetura é o mapeamento de aplicações que é um problema NP-Completo. Dentre os fatores que contribuem para essa complexidade está o modelo de interconexão utilizado, que normalmente, se baseiam em crossbar ou algum modelo próximo ao crossbar. Junto com a exploração de paralelismo em diversos níveis, técnicas de pipelining também são usadas para atingir melhor desempenho. Essas técnicas aumentam ainda mais a complexidade dos algoritmos de mapeamento. Este trabalho apresenta uma arquitetura adaptativa que utiliza um mecanismo de comunicação baseado em envio de pacotes para interconectar unidades funcionais. Esse mecanismo de interconexão é capaz de explorar paralelismo em dois níveis, a saber, ILP e TLP, além de poder acelerar laços através de técnicas de software pipeline. O mapeamento das aplicações é efetuado em tempo de compilação por um algoritmo simplificado. Resultados preliminares mostram a eficácia da técnica aplicada para exploração múltipla de paralelismo pela arquitetura.