A evolução contínua da tecnologia de circuitos integrados tem permitido integrar milhares de transistores em uma única pastilha de silício. Por sua vez um circuito integrado é composto por fios, áreas de contatos e transistores. Devido ao dimensionamento desta tecnologia, a redução do diâmetro do fio e do transistor os tornaram mais frágil e suscetível a quebras, tornando o circuito mais passível a falhas tanto durante o processo de fabricação quanto durante seu tempo de vida útil. Estimativas apontam para um percentual de falha entre 1% a 20%, números que podem comprometer o futuro das nanotecnologias. Por sua vez, as arquiteturas reconfiguráveis de grão grosso, também chamadas de CGRA (Coarse Grained Reconfigurable Architecture), têm sido propostas para tentar tratar essas falhas, levando em consideração também a necessidade de eficiência em termos de potência, energia e desempenho. Este trabalho propõem uma CGRA com tolerância a falhas com o objetivo de aumentar a confiabilidade dos sistemas mesmo considerando uma alta taxa de falhas. A reconfiguração da arquitetura base é realizada em tempo de execução, traduzindo o código binário sem a necessidade de recompilar. A rede de interconexão é composta por uma rede Crossbar. Esta rede proverá uma comunicação tolerante a falha entre as unidades funcionais da arquitetura reconfigurável.