Latência, Paralelismo, rede-em-chip definida por software, rede-em-chip.
Neste trabalho, desenvolvemos uma nova arquitetura de redes-em-chip
com base nos conceitos de redes definidas por software. Esta arquitetura se
mostrou robusta e capaz de melhorar o roteamento em uma rede-em-chip. A
implementação consiste em um modelo de arquitetura rede-em-chip definida
por software, explorando o paralelismo de mecanismos de controle usando
o algoritmo de Dijkstra para encontrar o melhor caminho no roteamento de
pacotes entre switches. A abordagem propõe uma melhoria significativa na
latência de comunicação, reduzindo o tempo de espera dos pacotes na fila dos
controladores e explorando o potencial topológico da rede através do protocolo
OpenFlow. Os resultados obtidos são promissores, uma vez que o uso do
algoritmo Dijkstra e o aumento do número de núcleos permitem otimizar a
latência da comunicação em 100% dos casos em relação ao algoritmo XY.