Uma Ferramenta baseada em Inteligência Artificial para a Exploração do Espaço de Projeto de Redes em Chip.
Redes em Chip; Exploração do Espaço de Projeto; Inteligência Artificial.
"Com o crescente número de núcleos nos Sistemas em Chip (SoCs), as arquiteturas de barramento apresentaram algumas limitações no tocante a desempenho. Com as aplicações demandando mais largura de banda e menores latências, a tecnologia de barramento não conseguiu suprir as necessidades devido ao grande comprimento dos fios e o crescimento da capacitância. Diante deste cenário, as redes em chip (Networks on Chip, NoC) surgiram como uma forma de superar tais limitações encontradas nas arquiteturas baseadas em barramento. As NoCs são compostas por um conjunto de roteadores e enlaces de comunicação, cada componente tem suas próprias características, logo, explorar todas as possibilidades para cada componente é inviável devido ao amplo espaço de projeto. Portanto, alguns métodos para acelerar esse processo devem ser empregados. Nesse trabalho foi proposto o uso de técnicas de Inteligência Artificial (IA) para otimizar as arquiteturas de redes em chip. Isso foi alcançado devido ao desenvolvimento de uma ferramenta que emprega métodos de IA para explorar o espaço de projeto em termos de predição de latência para diferentes configurações de componentes para NoCs. Foram testados nove classificadores. Para avaliar a ferramenta proposta foram realizados testes com aplicações de audio e video, usando dois padrões de tráfego (Perfeitamente aleatório e Transposto) e quatro diferentes requisitos de comunicação. Os resultados preliminares demonstram uma acurácia de 85% usando árvores de decisão para prever os valores de latência. "