Exploração de espaço de projeto para geração de Redes em Chip de topologias irregulares otimizadas: a Rede UTNoC.
Redes em chip, Topologia irregular, Exploração de espaço de projeto.
Durante o projeto de arquiteturas multiprocessadas, a etapa de exploração do espaço de projeto pode ser auxiliada por ferramentas que auxiliam e aceleram o processo. O projeto de uma arquitetura com comunicação baseada em rede-em-chip, usualmente considera topologias regulares, e de caráter genérico, desconsiderando uma eventual irregularidade no padrão de comunicação entre os elementos interligados. Projetos heterogêneos necessi- tam de soluções de comunicação ad-hoc, cuja exploração do espaço de projeto manual se torna inviável, dada a sua complexidade. O presente trabalho propõe uma ferramenta de exploração em alto nível baseado em heurísticas, capaz de encontrar topologias irregulares de redes-em-chip, baseadas em um processo de comunicação próprio, utilizado para im- plementar o roteamento dos pacotes. Dado uma aplicação ou um conjunto de aplicações e um grupo de unidades funcionais, a ferramenta busca a melhor forma de conectá-las, visando aumentar o desempenho da estrutura de comunicação quando comparado a uma rede mesh-2D e reduzir o número de conexões totais comparado ao grafo da aplicação. Resultados preliminares de simulação corroboram o trabalho, obtendo redes de topologia irregular com maior desempenho que uma rede mesh-2D, e com um número de conexões inferior ao grafo da aplicação.